共同构建国内智算中心的 AI Infra 基石2025校园招聘-海投网

C++软件工程师

前端开发工程师

验证工程师

主创团队来自清华大学类脑计算中心，致力于解决突破高端芯片卡脖子技术，帮助 GPU 合作伙伴打通堵点痛点难点，获得与 NVIDIA 竞争的网络通信和并行能力，共同构建国内智算中心的 AI Infra 基石。

发展类脑计算，支撑通用人工智能。

探微芯联创始人，清华大学精密仪器系工程类研究人员，国家“异构融合计算研究平台”重大项目的服务器集群课题负责人，类脑计算研究中心总工，工程团队人数院系内第一，主持开发全自研大规模智算系统网络通信调度架构具有分布式容器和弹性部署、高性能服务器和超算集群、系统级高速互联、通信服务器、集群，GPU芯片、神经网络众核芯片、高密度芯片封装等积累。
核心团队：30%来自清华大学，另有其他同事来自华为、中兴、思科、摩托罗拉、黑莓、曙光、新思、华为海思、北美电信等一线大厂。

二、我们提供的机会：

※行业资深专家传授研发领域的项目经验和技能；

※与优秀的小伙伴共事的机会，近距离感受清华文化；

※完善的薪酬体系和晋升通道

三、主要招聘职位：

序号	岗位	招聘专业	岗位要求
1	C++软件工程师	计算机、软件工程、电子信息技术	1. 硕士及以上学历，计算机科学、软件工程、电子信息等相关专业优先。 2. 熟练掌握 C 和 C++ 编程语言，具备扎实的编程基础和丰富的项目经验。 3. 英语水平达到大学英语六级及以上，或具备其他能证明有一定英语读写能力的证书或经历，能够流畅阅读英文技术文档。 4. 具备吃苦耐劳的精神，愿意主动面对复杂的技术难题，勇于承担工作压力。 5. 对创业充满热情，渴望与公司共同成长，具备较强的团队协作精神和良好的沟通能力。
2	前端开发工程师	集成电路、信息与通信工程、电子科学与技术	1. 熟悉体系结构知识，有 CPU 设计、GPGPU 设计、NPU设计、片上 NoC、高性能网络等技术领域经验之一者优先； 2.熟悉 AXI/AHB/APB/I2C/UART 等总线协议，有 PCIe, DDR, MAC, SerDes 设计集成经验者优先； 3.熟悉 Verilog, SystemVerilog, VHDL 等 RTL 编程语言； 4.熟练使用 Vcs, Verdi, Ncsim, Design Compiler等 EDA 工具； 5.熟练使用 git 等版本管理工具； 6.熟悉 Linux 开发环境，熟悉 Makefile/Perl/Python/Shell 等至少一种脚本语言。
3	验证工程师	集成电路、信息与通信工程、电子科学与技术	1.熟练掌握UVM验证方法学，有独立搭建UVM验证平台的经验，至少6年以上芯片验证工作经验； 2.熟练掌握system Verilog，快速编程； 3.能够熟悉设计写的rtl代码，verilog或者system verilog； 4.熟练使用vcs/verdi工具，对makefile脚本有一定了解，了解python/tcl等编程语言优先； 5.熟悉linux系统； 6.有mac/phy验证经历者优先，熟悉axis总线协议者优先；有后仿经验者优先。

四、招聘流程
1、在线申请职位
报名者对照职位需求与报名条件，填写简历、申请职位。

简历发送邮箱：**
2、简历筛选
通过简历筛选的同学将被邀请参加专业能力面试，面试将在报名截止后1周内举行。
3、专业面试
通过素质能力测试的同学将参加专业面试。参加专业面试时应携带：个人简历、学生证/身份证、英语等级证书、各类获奖证书、其它资格证书等；成绩单原件及复印件、就业推荐表原件。

通过专业面试的同学将参加综合面试。参加综合面试时应携带：学生证/身份证、英语等级证书、各类获奖证书、其它资格证书等；成绩单原件及复印件、就业推荐表原件。
5、体检及录用
综合面试通过且体检合格的同学，将被通知录用，并签订三方协议。

五、公司联系方式：

HR负责人联系方式：王女士****同微信）

公司地址：北京市海淀区中关村东路8号东升大厦AB座九层915B单元